吳德馨 -中科院院士、半導體器件和積體電路專家

吳德馨

中科院院士、半導體器件和積體電路專家
更多義項 ▼ 收起更多 ▲

吳德馨(1936-):半導體器件和積體電路專家。女。河北樂亭人。1961年畢業于清華大學無線電電子工程系。中國科學院微電子中心研究員。另有上海鐵路局人民武裝部高級工程師吳德馨

  • 中文名稱
    吳德馨
  • 出生地
    河北樂亭
  • 出生日期
    1936
  • 畢業院校
    清華大學
  • 職    業
    半導體器件和積體電路專家

人物概況

吳德馨(1936-):半導體器件和積體電路專家。女。河北樂亭人。1961年畢業于清華大學無線電電子工程系。中國科學院微電子中心研究員。 60年初,吳德馨作為主要負責人之一,在國內首先研究成功矽平面型高速開關電晶體,所提出的提高開關速度的方案被廣泛採用,並向全國推廣。六十年代末期研究成功介質隔離數位積體電路和高阻抗運算放大器模擬電路。70年代末研究成功MOS4K位動態隨機存儲器。在國內首先將正性膠光刻和幹法刻蝕等技術用于大規模積體電路的研製,並進行了提高成品率的研究。首先在國內突破了LSI低下的局面。隨後又相繼研究成功16K位和64K位動態隨機存儲器。開發成功雙層多晶矽和差值氧化工藝,獨創了檢測腐蝕接觸孔質量的露點法。80年代末期自主開發成功3微米CMOSLSI全套工藝技術,用于專用電路的製造。研製成功多種專用積體電路;並研究開發成功VDMOS系列功率場效應器件和砷化嫁異質結高電子遷移率電晶體。90年代研究成功0.8微米CMOSLSI工藝技術,和0.1微米T型柵GaAsPHEMT器件。目前正在從事砷化鎵微波積體電路和光電模組的研究。

吳德馨吳德馨

在中國,院士是科學家的終身榮譽。連日來,活躍在人代會上的院士們或直抒胸臆、縱橫捭闔,或條分縷析、娓娓道來,"風採"各有不同。但他們的出發點都是相同的,就是為國家各項事業的發展貢獻自己的真知灼見,行使憲法和法律賦予的神聖職責。 全國人大代表、中科院院士吳德馨認為,遏製司法腐敗,審判製度改革很重要

吳德馨院士從事半導體器件與積體電路的研究與開發,曾獲國家和中科院一等獎3項。1992年被國家科委聘為"深亞微米結構器件和介觀物理"項目首席科學家。

工作經歷

曾任國家重大科技攻關課題負責人;攀登計畫首席科學家;國家重大基礎研究顧問專家組成員;中科院學部主席團成員;中國電子學會常務理事;半導體與集成技術分會主任;第九屆、十屆全國人大常委會委員和教科文衛委員會委員等職務。

吳德馨吳德馨

研究項目

研究領域

主要從事化合物半導體異質結電晶體和電路的研究,包括0.1微米砷化鎵/鋁鎵砷異質結高遷移率場效應電晶體、砷化鎵/銦鎵磷HBT電晶體,氮化鎵/鋁鎵氮異質結場效應功率電晶體和研製成功砷化鎵/銦鎵磷HBT光發射驅動電路。

研究內容

對于積體電路系統級封裝(SIP)的發展概況及其趨勢做了介紹,對于從事此領域工作的讀者有指導性意義。由于積體電路設計水準和工藝技術的提高,積體電路規模越來越大,已可以將整個系統集成為一個晶片(已可在一個晶片上集成108個電晶體)。這就使得將含有軟硬體多種功能的電路組成的系統(或子系統)集成于單一晶片成為可能。90年代末期積體電路已經進入系統級晶片(SOC)時代。20世紀80年代,專用積體電路用標準邏輯門作為基本單元,由加工線供給設計者無償使用以縮短設計周期:90年代末進入系統級晶片時代,在一個晶片上包括了CPU、DSP、邏輯電路、模擬電路、射頻電路、存儲器和其它電路模組以及嵌入軟體等,並相互連線構成完整的系統。由于系統設計日益復雜,設計業出現了專門從事開發各種具有上述功能的積體電路模組(稱做智慧產權的核心,即IP核)的工廠,並把這些模組通過授權方式提供給其他系統設計者有償使用。設計者將以IP核作為基本單元進行設計。IP核的重復使用既縮短了系統設計周期,又提高了系統設計的成功率。研究表明,與IC組成的系統相比,由于SOC設計能夠綜合並全盤考慮整個系統的各種情況,可以在同樣工藝技術條件下實現更高的系統指標。21世紀將是SOC技術真正快速發展的時期。 來由于整機的攜帶型發展和系統小型化的趨勢,要求晶片上集成更多不同類型的元器件,如Si-CMOSIC、GaAs-RFIC、各類無源元件、光機電器件、天線、連線器和感測器等。單一材料和標準工藝的SOC就受到了限製。晶片,還可以將包含上述不同類型的器件和電路晶片疊在'-起,構建成更為復雜的、完整的系統。 SiP與SOC相比較具有

(1)可提供更多新功能;

(2)多種工藝兼容性好;

(3)彈性和適應性強;

(4)低成本;

(5)易于分塊測試;

(6)開發周期較短等優點。 SOC和SiP二者互為補充,一般認為SOC主要套用于更新換代較慢的產品和軍事裝備要求高性能的產品,SiP主要用于換代周期較短的消費類產品,如手機等。SiP在合格率和電腦輔助設計方面尚有待進一步提高。 由于SiP的復雜性,無論是在設計和工藝技術方面都提出了更高的要求。在設計方面需要系統工程師、電路設計、版圖設計、矽技術設計、測試和製造等工程師團隊一起合作共同實現最好的性能、最小的尺寸和最低的成本。首先通過電腦輔助模擬設計採用的IC晶片、功率和無源元件等參數及布局;設計高密度布線中要考慮消除振蕩、過沖、串擾和輻射等;熱耗散和可靠性的考慮;基板材料的選擇(包括介電常數、損耗、互連阻抗等);製定線寬、間距和通孔等設計規則;最後設計出母板的布圖。

SiP採用快速發展的倒裝焊互連技術,倒裝焊互連比引線鍵合具有直流壓降低、互連密度高、寄生電感小、熱特徵和電學性能好等優點,但費用較高。SiP的另一大優點是可以集成各種無源元件。無源元件在積體電路中的用量日益增加,如在手機中無源元件和有源器件之比約為50:1。採用發展的低溫共燒多層陶瓷(LTCC)和低溫共燒鐵氧體(LTCF)技術,即在多層陶瓷內集成電阻、電容、電感、濾波器諧振器等無源元件,就如同在矽片中集成有源器件一樣。此外,為了提高管芯在封裝中所佔面積比多採用兩個以上的晶片疊層結構,在Z方向上進行三維集成。其疊層晶片之間超薄柔性絕緣層底板的研製、底板上的銅布線、互連通孔和金屬化等新工藝技術得到了發展。 SiP以其進入市場快、更小、薄、輕和更多的功能的競爭力,如今己在工業界得到廣泛地套用。其主要套用領域為射頻/無線套用、移動通信、網路設備、電腦和外設、數碼產品圖像、生物和MEMS感測器等。 到2010年預計SiP的布線密度可達6000cm/cm2,熱密度達到100W/cm2,元件密度達5000/cm2,I/O密度達3000/cm2。系統級封裝設計也像SOC的自動布局布線一樣朝著電腦輔助自動化的方向發展。Intel公司最先進的SiP技術已將五片疊層的快閃記憶體晶片集成到1.0mm的超薄封裝內。日本東芝的SiP目標是把行動電話的全部功能集成到一個封裝內。日本預測如果全世界LSI系統的1/5採用SiP技術,則SiP的市場可達1.2萬億日元。SiP以其進入市場快的優勢,在未來幾年內將以更快的成長速度發展。中國在加快發展積體電路設計和晶片製造的同時,應當加大系統級封裝的研究和開發

成就榮譽

在國內率先提出了利用MEMS結構實現雷射器和光纖的無源耦合。並研究成功工作速率達10Gbps的光發射模組。其中"先進的深亞微米工藝技術及新型器件"獲2003年北京市科學技術一等獎。

獨立自主開發成功全套0.8微米CMOS工藝技術。獲1998年中科院科技進步一等獎和1999年國家科技進步二等獎。作為國家攀登計畫首席科學家負責"深亞微米結構器件及介觀物理項目研究。開展了12項課題的研究。為介觀物理基礎和新結構器件的進一步研究打下基礎。

作為工藝負責人研究成功N溝MOS4K、16K動態隨機存儲器和成品率的提高。獨創了檢驗接觸孔質量的露點檢測法。並推廣到上海器件五廠。分別獲得1980和1981年中科院科技成果一等獎兩次。負責平面型高速開關管的研究,獨立解決了提高開關速度的關鍵問題,並推廣至上海器件五廠和109廠,為兩彈一星採用的109電腦提供器件基礎。獲國家新產品一等獎。2004年,獲何梁何利技術科學獎。

相關詞條

相關搜尋

其它詞條